Neues Infrastrukturprojekt „Exploration!PVD“ gestartet

Veröffentlicht am: 12. Mai 20231,3 min. Lesezeit257 Wörter

Als Teil der R&D-Linie hat sich AT&S entschlossen, eine physikalische Dünnschichtanlage Clusterline 600 von Evatec anzuschaffen. Diese Anlage ermöglicht es AT&S und Ihnen, in die Welt der Halbleiterprozesse einzutauchen. Diese Prozesstechnologie ist so neuartig, dass AT&S derzeit der einzige europäische Leiterplatten- und IC-Substrat-Hersteller ist, der eine solche Anlage betreibt. Die neue Technologie wird zur Entwicklung von Next-Generation IC-Substraten, neuartigen Einbettungskonzepten, heterogener Integration, Advanced Packaging sowie FO-PLP (Fan-Out – Panel Level Packaging) verwendet.

Die PVE/PVD Anlage in Kürze:

  • Substratgrößen von Coupons (3×3 cm) bis zu 625x625mm
  • Titanabscheidung: 25-100 nm
  • Kupferabscheidung: 25-300 nm
  • Materialien: FR4 und Folien (z.B. Polyimid, ABD, …)

Standort:

  • Leoben/Hinterberg, Österreich

Zweck:

  • Beschichtung von dielektrischem Leiterplattenmaterial mit Titan und Kupfer
  • Ankontaktierung von eingebetteten Komponenten (keine Kupferterminierung auf der Front/Back Seite) ohne Laserbohrungen.
  • Reaktiv-Ätzen
  • Beschichten von z-Achsen Verbindungen von Next Generation Leiterplatten/IC-S Dielektrika

Highlights:

  • Reinraum mit ISO6/8
  • Atmosphärischer Ausgasofen (unter Stickstoffatmosphäre)
  • Statische Substrate während der Prozessierung für beste Kühl- und Partikelleistung
  • Eingebauter Metrologie zur Rest-Gas-Analyse

Buchen Sie Ihre Versuche:

Sie haben eine Idee? Dann nutzen Sie die einmalige Gelegenheit, Versuche mit einer völlig neuen, noch nicht in der Leiterplatten/IC-S Industrie etablierten Technologie durchzuführen. Die Dünnschichtabscheidung ist aus der Halbleiter-, Optischen- und Tribologischen Welt nicht mehr wegzudenken. Sie haben jetzt die Möglichkeit, diese neuen Konzepte vorab zu testen.

Die Testmöglichkeiten umfassen Versuche auf:

  • Vakuumtauglichkeit der angedachten Materialien für Ihre Applikation
  • Dünnschichtbeschichtungen auf neuartige Leiterplattenmaterialien bzw. eingebettete Komponenten

Kontakt

Gernot Schulz

Project Leader, R&D Center Leoben

@ E-Mail